EG4 系列 FPGA 硬件设计指南

UG303（v1.0）2019 年 4 月

Confidential

目 录

目 录 I

1 电源 3

1.1 最小供电要求 3

1.2 最大绝对额定值 4

1.3 推荐基本操作条件 4

1.4 上电要求 5

2 配置相关 IO 5

2.1 配置相关引脚 5

2.2 配置状态指示引脚 6

2.3 FPGA I/O 引脚在配置阶段的状态 6

2.4 不同配置模式连接示意图 7

2.4.1 串行级联配置方式 7

2.4.2 从动并行级联配置方式 9

3 IO 配置 10

3.1 时钟输入 10

3.2 热插拔 10

3.3 LVDS 11

3.4 特殊 IO 12

4 封装规格 13

4.1 ftBGA256 封装规格 13

5 参考电路 13

6 版本信息 14

免责声明 14

1 电源

1.1 最小供电要求

表 1- 1 EG4A20BG256 最小供电要求

电源域标识	基本供电要求 [3]	备注
VCCAUX	>=2.5V	纹波峰峰值应小于 100mV，必须供电
VCCIO1	>=下载器供电电压	如果使用 JTAG 下载，需要和下载器供电电压保持一致
VCCIO2	>= 1.2V	可选择性供电，无附加要求 [2]
VCCIO3	>=1.2V	可选择性供电，无附加要求 [2]
VCCIO4	>=1.2V	可选择性供电，无附加要求 [2]
VCCIO5	>=1.2V	可选择性供电，无附加要求 [2]
VCCIO6	>=1.2V	可选择性供电，无附加要求 [2]
VCCIO7	>=1.2V	可选择性供电，无附加要求 [2]
VCCIO8	>=1.2V	可选择性供电，无附加要求 [2]

备注 1：在 MSPI 模式，VCCIO1 电压要求不低于 flash 规定的工作电压。

备注 2：VCCIO 不用时也要供电，避免潜在风险。

备注 3：如果使用 ADC，VCCIO8 供电要求接 3.3V（ADC_VDDD 与 VCCIO8 接在一起），ADC_VDDA 要求接 3.3V，如果不使用可以在板上和 VCCAUX 接一起。

表 1- 2 EG4X20BG256 最小供电要求

电源域标识	基本供电要求 [3]	备注
VCCAUX	>=2.5V	纹波峰峰值应小于 100mV，必须供电
VCCIO0	>=1.2V	可选择性供电，无附加要求 [2]
VCCIO1	>=下载器供电电压	如果使用 JTAG 下载，需要和下载器供电电压保持一致
VCCIO2	>=1.5V（必须供电）	可选择性供电，无附加要求 [2]
VCCIO3	>=1.2V	可选择性供电，无附加要求 [2]

备注 1：在 MSPI 模式，VCCIO2 电压要求不低于 flash 规定的工作电压。

备注 2：VCCIO 不用时也要供电，避免潜在风险。

备注 3：如果使用 ADC，VCCIO2 供电要求接 3.3V（ADC_VDDD 与 VCCIO2 接在一起），ADC_VDDA 要求接 3.3V，如果不使用可以在板上和 VCCAUX 接一起。

1.2 最大绝对额定值

表 1- 3 最大绝对额定值

Symbol	参 数	最 小	最 大	单 位
VCC	内核供电电压	-0.5	1.32	V
VCCAUX	辅助电源	-0.5	3.75	V
VCCIO	I/O 驱动供电电压	-0.5	3.75	V
V_I	直流输入电压	-0.5	3.75	V
V_{ESDHBM}	人体模型静电放电电压		±2000	V
V_{ESDCDM}	机器模型静电放电电压		±500	V
T_{STG}	存储温度	-65	150	℃
T_J	结点温度	-40	125	℃

超过以上最大绝对额定值可能会导致器件永久性损坏。这些值仅表示在该额定值下操作不会损坏器件，但不表示器件在此极限值下功能正常。器件的功能性操作或基于此的任何条件最大绝对额定值可能会造成器件永久损坏。器件长期在极值条件下运行，会严重的影响器件的可靠性。

信号转换过程中，输入信号过冲/下冲可能超过上表中给出数值，但必须同时满足电流小于 100mA 和脉冲宽度小于 20ns 两个条件。

1.3 推荐基本操作条件

表 1- 4 EF2 系列 FPGA 推荐基本操作条件

Symbol	参 数		最 小	典 型	最 大	单 位
VCC	内核供电电压		1.14	1.2	1.26	V
VCCAUX	辅助电源		2.375	2.5/3.3	3.63	V
VCCIO3	I/O 供电电压 @ 3.3V		3.135	3.3	3.465	V
	I/O 供电电压 @ 2.5V		2.375	2.5	2.625	V
	I/O 供电电压 @ 1.8V		1.71	1.8	1.89	V
	I/O 供电电压 @ 1.5V		1.425	1.5	1.575	V
	I/O 供电电压 @ 1.2V		1.14	1.2	1.26	V
VI	直流输入电压		-0.5	—	3.6	V
VO	输出电压		0	—	VCCIO	V
T_J	结点温度	商业	0	—	85	℃
		工业	-40	—	100	℃

T_{RAMP}	电源缓变率	0.05	-	100	V/ms
I_{Diode}	PCI-clamp 二极管电流	—	—	10	mA

备注 1：器件工作时要求所有 I/O 的 VCCIO 必须连接好电源

1.4 上电要求

表 1- 5 EF2 系列 FPGA 上电复位电压阈值

Symbol	参 数	最 小	典 型	最 大	单 位
VCC_PORUP	VCC 上电检测阈值	0.95	1	1.05	V
VCCAUX_PORUP	VCCAUX 上电检测阈值	2	2.1	2.2	V
VCC_PORDN	VCC 掉电检测阈值	—	—	0.9	V
VCCAUX_PORDN	VCCAUX 掉电检测阈值	—	—	1.9	V
VSRAM_PORDN	SRAM 电源掉电检测阈值	—	—	0.85	V



图 1- 1 EG4 系列 FPGA 器件上电时序图

备注 1：电源上电过程中（PhaseRAMP）所有的 IO 处于 3 态。

备注 2：TPOR 最大为 4ms，TPROG 同 TPOR，TCCLK 约 6.4us。

备注 3：对 VCCAUX、VCCIO*、VCC 没有上电时序要求，但在下电时 VCC 不早于 VCCIO。

2 配置相关 IO

2.1 配置相关引脚

EAGLE FPGA 支持 5 种配置方式，分别是从动串行，从动并行，主动并行，MSPI 模式和 JTAG 配

置模式。配置模式分别由 EG4A MSEL[2:0]和 EG4X M[1:0]的模式选择信号来选择，用户在按照需要选择性使用这些配置模式时，应预留出该配置模式所需的配置引脚。在使用 JTAG 模式时，建议将 TDI,TDO,TMS 通过电阻上拉到 VCCIO。

2.2 配置状态指示引脚

EG4 系列 FPGA 的 PROGRAMN、INITN、DONE 这些配置指示引脚，处于内部弱上拉状态，为避免外部电源不稳，造成芯片循环重启，要求通过电阻上拉到 VCCIO。



图 2- 1 EG4 系列 FPGA 配置指示引脚上拉示意

2.3 FPGA I/O 引脚在配置阶段的状态

（1）非配置相关 IO

芯片上电完成后程序加载前，非配置相关 IO 处于三态；

加载过程中，普通 IO 的状态受 HSWAPEN 脚控制可以为弱上拉或者三态；

进入用户模式之后，用户使用的 IO 脚状态受代码控制，未使用的管脚为弱上拉状态

（2）配置相关引脚跟配置设置相关 ，如下表所示

表 2- 1 EG4A FPGA Configuration Pin Termination

Pin	Pre-configureation		Post-configureation
	HSWAPEN=0(enable)	HSWAPEN=1(disable)	
MSEL[2:0]	Pull-up to Vccio	Pull-up to Vccio	User I/O
PROGRAMN	Pull-up to Vccio	Pull-up to Vccio	软件 ProgPin 设置
INITN	Pull-up to Vccio	Pull-up to Vccio	软件 InitPin 设置

DONE	Pull-up to Vccio	Pull-up to Vccio	软件 DonePin 设置
CCLK	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
CSN	Pull-down to Gnd	Pull-down to Gnd	User I/O
TMS TCK TDO TDI	Pull-up to Vccio	Pull-up to Vccio	软件 JtagPin 设置
D[7:2]	Pull-up to Vccio	Pull-up to Vccio	User I/O
D[1]/ MOSI	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
D[0]/DIN/MISO	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
SPICSN	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
CSON/DOUT	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
Others	Pull-up to Vccio	High-Z	User I/O

表 2- 2 EG4X Configuration Pin Termination

Pin	Pre-configureation		Post-configuration
	HSWAPEN=0(enable)	HSWAPEN=1(disable)	
M[1:0]	Pull-up to Vccio	Pull-up to Vccio	User I/O
PROGRAM_B	Pull-up to Vccio	Pull-up to Vccio	软件 ProgPin 设置
INIT_B	Pull-up to Vccio	Pull-up to Vccio	User I/O
DONE	Pull-up to Vccio	Pull-up to Vccio	软件 DonePin 设置
CCLK	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
CSI_B/MOSI	Pull-down to Gnd	Pull-down to Gnd	软件 SpiPin 设置
TMS TCK TDO TDI	Pull-up to Vccio	Pull-up to Vccio	软件 JtagPin 设置
D[7:1]	Pull-up to Vccio	Pull-up to Vccio	User I/O
D[0]/DIN/MISO	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
CSO_B	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
DOUT	Pull-up to Vccio	Pull-up to Vccio	软件 SpiPin 设置
HSWAPEN	Pull-up to Vccio	Pull-up to Vccio	User I/O
Others	Pull-up to Vccio	High-Z	User I/O

2.4 不同配置模式连接示意图

2.4.1 串行级联配置方式



图 2- 2 EG4A 采用 Flow Through 串行级联配置方式



图 2- 3 EG4A 采用 Bypass 级联配置图



图 2- 4 EG4X 采用 Bypass 级联配置图

2.4.2 从动并行级联配置方式



图 2- 5 EG4A 从动并行配置方式



图 2- 6 EG4X 从动并行配置方式

3 IO 配置

3.1 时钟输入

全局时钟输入建议走全局时钟专用管脚(GCLKIO)

GCLKIO 为全局时钟引脚，可直接上全局时钟网络，但最多只有 16 个可以上全局时钟网络。EG4X20 每边的 8 个 clk 输入管脚之间有排他限制，不能任意使用。

GPLLINP/N 和 GPLLOUTP/N 为锁相环专用管脚，如果不用作差分使用，可以用作普通 IO，PLL 专用引脚可以直接上 PLL，但不能直接上全局时钟网络。

差分信号如需上全局时钟网络，要求 p/n 端都接上，并在软件物理约束中设置为 LVDS25/LVDS33。

3.2 热插拔

表 3- 1 热插拔规格

Symbol	参 数	最 大	单 位
$I_{IOPIN(DC)}$	DC 电流，每个 I/O	1	mA
$I_{IOPIN(AC)}$	AC 电流，每个 I/O	8[1]	mA

备注 1：信号上升时间等于或大于 10ns。

备注 2：EG4 系列 FPGA 与 ADC 复用的引脚不支持热插拔，有热插拔需求时需要避开这些引脚。

3.3 LVDS

True LVDS 直接输出 LVDS 标准电平，无需外部匹配电阻如图 3- 1 True LVDS 输出 所示

图 3- 1 True LVDS 输出

Emulated LVDS 作为输出时，要外接 3R 电阻网络对输出电压摆幅进行衰减以满足 LVDS 标准，如图 3- 2 所示，可以通过改变电阻网络值来降低功耗或者改善噪声容限。



图 3- 2 Emulated LVDS 输出 3R 电阻网络

表 3- 2 Emulated LVDS 推荐电阻值

电 阻（欧姆）		信号幅值（毫伏）	
R_S	R_P	LVDSE25	LVDSE33
300	118	195	256
210	127	270	355
150	140	365	483
115	160	460	610

备注 1：数据基于驱动能力设定为 8mA，接收器的 100 欧端接电阻可以是片上电阻也可以是片外电阻。当接收端信号幅值大于 500mv 时必须采用片外电阻。

3.4 特殊 IO

EG4X20BG256 的个别 User IO 如果在代码中设置为 output 类型或者 inout 类型，在加载的时候不能一直保持高阻态，如果用户在加载时对管脚状态有要求，需要尽量避开这些管脚；如果必须使用，需要在 IO 约束中设置这些管脚的 PackReg 为 LIMITED，同时把加载属性 auto_clr_en 设置为 1，设置后，最后一级寄存器不能再放到 IOB 中，可能会对高速接口时序有影响，使用时需要注意。

EG4X20BG256 存在上述问题的 IO 引脚统计如下：

表 3- 3 EG4X2020BG256 特殊 IO 统计表

器件名称	引脚
EG4X20BG256	M15，M16，L12，K15，P16，L13 ，K1，L14，T13，R15，L16，L1，T6，P11，L10，M10，N9，P9

4 封装规格

4.1 ftBGA256 封装规格



SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	1.34	1.42	1.56
A1	0.31	0.36	0.41
A2	1.02	1.06	1.10
A3	0.70 BASIC		
c	0.32	0.36	0.40
D	16.90	17.00	17.10
D1	15.00 BASIC		
E	16.90	17.00	17.10
E1	15.00 BASIC		
e	1.00 BASIC		
b	0.45	0.50	0.55
L	0.75 BASIC		
aaa	0.10		
ccc	0.20		
ddd	0.12		
eee	0.15		
fff	0.08		

5 参考电路

EG4A20BG256_MINI_DEV.pdf

EG4X20BG256_MINI_DEV.pdf

6 版本信息

日期	版本	修订记录
2019/4/10	1.0	首次发布中文版

版权所有©2019 上海安路信息科技有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外，安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，安路科技保留修改文档中任何内容的权利，恕不另行通知。安路科技不承诺对这些文档进行适时的更新。